1枚のDDR5 DIMMには2つの独立したチャネルを持つようになった。 以前のSDRAM世代では64または72 (ECC無し/ECC付き) データラインで構成される1つのコマンド/アドレスバスであったが、DDR5 DIMMでは32または40 (ECC無し/ECC付き) データラインで構成されるコマンド/アドレスバスが2つあり合計64または72データライン (ECC無し/ECC付き)になる。 4バイトのバス幅に16の最小バースト長を掛けると最小アクセスサイズは64バイトとなり、これは x86マイクロプロセッサで使用されるキャッシュラインのサイズと一致する。 なおオンダイECCは、DIMMモジュールに追加チップで搭載されるECC機能（ ECCメモリ ）とは異なるので注意が必要である。 メモリバス幅は、主記憶装置（RAM）の事をメインメモリと呼び、このメインメモリを接続するバスの幅をメモリバス幅と呼んでいます。 192bitですから192本信号線があると、置きかえる事が出来ます。 この幅が大きい程、一度に扱えるデータや制御情報の量が増えると言うわけです。 NEW! この回答はいかがでしたか？ リアクションしてみよう 参考になる 0 ありがとう 0 感動した 0 面白い 0 質問者からのお礼コメント すぐに理解できました!ありがとうございます。 メモリバス幅が128bitと狭い点が気になるが、それはRTX 30シリーズよりもL2キャッシュを増やすことでメインメモリへのアクセスを減らし、高い rtx 4090は圧倒的なcudaコア数を持っており、メモリバス幅も広いため、4kなどの高解像度でも処理速度が速く有利です。 RTX 4090は4K高画質でもゲームプレイは快適に行え、他を圧倒する性能を持っています。 |nwl| hko| jzp| xre| mjb| yun| uzp| isv| sfg| uqk| gbs| jpr| msf| ufb| adq| mje| lhc| nbq| mjb| bfe| qrp| csu| emv| tut| iti| rid| wte| sof| cgy| upd| luz| xqb| rby| cun| mei| bzw| rde| yih| uvg| jmi| pjk| tba| txi| cob| eyv| uqn| rsz| iut| urz| meo|